© EPODOC / EPO

PN - JP59005354 A 19840112

PD - 1984-01-12

PR - JP19820114423 19820630

OPD - 1982-06-30

TI - DATA PROCESSING DEVICE

IN - SASOU HIDEYUKI

PA - FUJITSU LTD

EC - G06F9/22D

IC - G06F9/06; G06F9/22; G06F11/22

CT - JP47041542 A []; JP56031141 A []

OQU'/ LAG @

PN - JP59005354 A 19840112

PD - 1984-01-12

AP - JP19820114423 19820630

IN - SASOU HIDEYUKI

PA - FUJITSU KK

AB

TI - DATA PROCESSING DEVICE

PURPOSE:To make an apparent executing speed of a machine language instruction variable, by
using an instruction group consisting of plural microinstructions as one processing unit, and inserting a
dummy time in accordance with whether a set condition exists or not, or proceeding to the following
processing without inserting it.

- CONSTITUTION:Plural M instruction groups are stored in a control storage CS 1, and a CS control part 2 controls updating and readout of a CS address. A processor controlling part 3 controls each part of a computer by a mu-instruction read out of the CS 1, and an arithmetic part 4 operates the number of calculations in a work register 5 in accordance with a command of the processor controlling part 3. Data of a dummy time setting part 6, a PSW register 7, a general register 8 and a main storage 9 are set to the work register 5. The dummy time setting part 6 stores information indicating whether a dummy time is inserted or not, at the time of loading a mu program. In this way, an apparent executing speed of a machine language instruction can be made variable by inserting the dummy time as necessary.
- G06F9/22 ;G06F9/06 ;G06F11/22

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (JP)

⑪特許出願公開

⑩ 公開特許 公報 (A)

昭59-5354

5) Int. Cl.³G 06 F 9/22

識別記号

庁内整理番号 Z 8120-5B E 7218-5B

6913-5B

砂公開 昭和59年(1984) 1月12日

発明の数 1 審査請求 未請求

(全 4 頁)

9/06 11/22

ダデータ処理装置

20特

願 昭57-114423

22出

願 昭57(1982)6月30日

⑫発 明 者 佐相秀幸

川崎市中原区上小田中1015番地

富士通株式会社内

切出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 京谷四郎

明 細 電

1. 発明の名称

データ処理装置

2. 毎許請求の範囲

マイクロプログラム制御方式のデータ処理装置において、複数のマイクロ命令から成るマイクロ命令 群を一つの処理単位とし、該処理単位毎に設定条件を参照し、ダミー時間設定がある場合にはダミー時間を挿入し、がミー時間を挿入した該処理単位が終了した後に次の処理単位の実行を開始するように構成したことを特象とするデータ処理装置。

3. 発明の詳細な説明

(発明の技術分野)

本発明は、マイクロブログラム 制御方式のデータ処理 要量において、根據語命令あるいは入出力指令などの実行に要する時間を可変とすることが出来るようにしたものである。

〔従来技術と問題点〕

プログラムを作成した場合、このプログラムを 計算機で実行させることにより、プログラムを検 証することは従来より行われている。 しかし、プ ログラムは検証の際に使用された計算機と同種の 計算機によってのみ実行されるとは限らず、異雅 の計算機にそのプログラムを実行させることも行 われているが、このような場合には内部の動作が 異なる場合がある。第1図および第2図は、異な る中央処理装置、同一のチャネル/入出力装置で 同一ソフトウェアを走行させた場合の動作例を示 すものである。第1図および第2図においてCPU とOPUzは中央処理装置、CHはチャネル Io は入出 力装置、AとBは根械語命令をそれぞれ示してい る。 BIO 命令を発行すると、入出力装置側は入出 カォペレーションを実行する。 中央処理装置側で は BIO 命令を発行した後、次の根据語命令 A 、 B … の実行を行う。入出力オペレーションが終了す ると、入出力装置側は入出力オペレーションの終 了 を 割込み で以って中央 処理 裝 置 に通 知 する。 第

1 図においては入出力割 2 3 が機械語命令 B の終了時点で行われており、第 2 図においては機械語命令 A の終了時に入出力割込みが行われている。なお、 OPU』の機械語命令の異行速度は CPU』より ラムを機械語命令実行速度の異なる計算機で実行 させる場合には、そのブロクラムが異なる動作環境においても正常に動作するかをチェックで実がある。しかし、ブログラムを異なるの実のデッエアで実行させてブログラムの正常性のテストを行うことは、テストの負担を著しく 増大させるという欠点がある。

(発明の目的)

本発明は、上記の考察に基づくものであって、 同一のハードウェアを用いて機械賠命令の見掛け 上の実行速度を可変にできるようにしたデータ処 選装置を提供することを目的としている。

. (発明の構成)

そしてそのため、本発明のデータ処理装置は、 マイクロプログラム制御方式のデータ処理装置に

することにより、機械語命令の見掛け上の実行速 度を可変にすることが出来る。

第4図は本発明の中央処理装置のハードウェア 構成の1例を示す図である。第4図において、1 は制御記憶(以下、CBという)、2はCB制御 部、プロセッサ制御部、4は復算部、5はワーク ・レジスタ、6はダミー・タイム設定部、7は PSWレジスタ、8は汎用レジスタ群、9は主記憶 10は機械語命令、11は以(マイクロ)命令群 をそれぞれ示している。

C81 には複数のμ命令群が格納されている。 C8制御部2は、C8Tドレスの更新や脱出しの 制御などを行うものである。プロセッサ制御部3 は、C81から配出されたマイクロ命令に基づいて 計算機の各部を制御するものである。演算部4は プロセッサ制御部3からの指令にしたがって、ワ ーク・レジスタ 5 内の演算数を演算するものであ る。ワーク・レジスタ 5 には、ダミー・タイム 定部6、P8Wレンスタ 7、汎用レジスタ 8 および主 記憶9のデータがセットされる。ダミー・タイム おいて、複数のイクロ命令から成るマイクロ命令群を一つの処理単位とし、該処理単位毎に設定条件を参照し、タミー時間設定がある場合にはダミー時間を挿入した該処理終了した後に次の処理単位の実行を開始するように構成したことを特徴とするものである。

以下、本発明を図面を参照しつつ説明する。第3回は本発明の原理を説明する図、第4回は本発明を実施するための中央処理装置のハードウェアの1 実施例を示す図、第5回は LH(Load Halfword)命令および SH(Store Halfword)命令を説明する図第6回は本発明を実施するためのマイクロ命令列の1例を示すものである。

第1、図は本発明の概要を示す図である。第1図において、 CPU1' は中央処理装置を示している。 第1図の実施例は1つの機械語命令の実行後にダミー時間を挿入し、ダミー時間経過後に次の機械 語命令Bの実行を開始できるようにしたものである。ダミー時間を挿入したり、挿入しなかったり

設定部 6 には、ダミー・タイム挿入の有無を示す情報が格納される。この格納動作は、初期マイクロプログラム・ローディング時に行われる。PBWレジスタ7には、次の命令実行番地情報を含む種々の制御情報が格納されている。

第 5 図は L H 命令および 8 H 命令を説明するものである。これらの命令は機械語命令である。LH 命令は、第 2 オペランド部の内容で指定された主記像 9 上のデータを第 1 オペランド部の内容で指定される汎用レジスタにセットするためのものである。この場合、汎用レジスタの上位側の 1 6 ビットはオール「O」とされる。 8 B 命令は、第 1 オペランド部の内容で指定される汎用レジスタの下位 1 6 ビットを第 2 オペランド部の内容で指定される元の内容で指定される元の内容で指定される元の方のである。

男 6 図は本発明を実施するためのマイクロ命令 列の 1 例を示すものである。なお、この例は L B 命令を実行する場合を例としている。

① MS READ A命令を実行し、OPコードを主

特開昭59-5354(3)

記憶 9 からフェッチし、ワーク・レジスタ 5 に セットする。

- ③ O P コード分岐 M 命令を実行し、ワーク・レジスタ 5 の内容に従って分岐する。
- ® MS READ B 命令を実行し、 L H 命令の第2 オペランド部の内容を主記憶 9 から観出してワーク・レジスタ 5 にセットする。
- ① アドレス計算μ命令を実行し、第2オペランド・アドレスの計算を行う。
- ③ M8 READ a 命令を契行し、主配権、9 から第 2 オペランド・データを読出し、ワーク・レジス タ 5 にセットする。
- ® MS READ #命令を実行し、LH命令の第1オペランド部の内容(汎用レジスタのアドレス)を読出し、これをワーク・レジスタ5にセットする。
- ① GR WRITE μ 命令を実行し、ワーク・レジスタ 5 内 の 第 2 オペランド・データ を 汎用 レジスタ にセットする。
- ® DUMMY REG READ A 命令を実行し、ダミー・

タイパ設定部6からデータを読出す。

- 10 命令フェッチ部に分岐する。
- ① 無操作 4 命令を行う。
- 母 無操作 4 命令を行い、次に母の処理を行う。なお、①、②の処理は、全ての機械語命令を実行する類に共通に実行される処理であり、①ないし母の処理はLH命令に固有の処理である。

(発明の効果)

以上の説明から明らかなように、本発明によれば、機械語命令の見掛上の異行速度を可変とすることが出来る。

4. 図面の簡単な説明

第1 図および第2 図は異なる中央処理要量、同一のチャネル/入出力要置で同一のソフトウェアを走行させた場合の動作例を示す図、第3 図は本発明の原理を説明する図、第4 図は本発明を実施

するための中央処理装置のハードウェアの1実施例を示す図、第5図は L H (Load Halfword) 命令および S H (Store Halfword) 命令を説明する図、第6図は本発明を実施するためのマイクロ命令列の1例を示すものである。

1 … 制御記憶(以下、 0 8 とい 5)、2 … c 8 割卸部、フロセッサ制御部、4 … 演算部、5 … ワーク・レジスタ、6 … ダミー・タイム設定部、7 … P8Wレジスタ、8 … 汎用レジスタ群、9 … 主記憶、10 … 機械語命令、11 … μ (マイクロ)命令群。

特許出願人 富士通株式会社 代理人弁理士 京谷四郎

8 ft 3 80 0

-- 295 --



